面试-先到面试网(mian4.com)查询面试公司相关信息招聘会面试网QQ交流群:141667671  登录 快速注册 帮助

搜公司

搜职位

加入分享工资待遇

免费分享12.0000家公司的待遇、评论、面试及工作环境信息!

面试网笔试飞利浦笔试员工笔试
飞利浦员工笔试试题及答案:
1,用逻辑们和cmos电路实现ab cd
2. 用一个二选一mux和一个inv实现异或
3. 给了reg的setup,hold时间,求中间组合逻辑的delay范围。 Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前,数据稳定不变的时间。输入信号应提前时钟上升沿(如上升沿有效)T时间到达芯片,这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器,只有在下一个时钟上升沿,数据才能被打入触发器。 保持时间是指触发器的时钟信号上升沿到来以后,数据稳定不变的时间。时hold time不够,数据同样不能被打入触发器。
4. 如何解决亚稳态
5. 用verilog/vhdl写一个fifo控制器
6. 用verilog/vddl检测stream中的特定字符串

以下是网友对飞利浦员工笔试试题及答案的回答:

报歉,目前还没有相关答案。我来抢答案?
  • 当前共有0条记录,每页0条,当前0/0
  • 上一页
  • 下一页
中南财经政法大学成教 武汉大学成教 武汉理工大学成教 武汉科技大学成教 华中农业大学成教 湖北工业大学成教 湖北中医药大学成教 武汉成人高考网 孝感成人高考网 荆州成人高考网 咸宁成人高考网 宜昌成人高考网 襄阳成人高考网 十堰成人高考网 武汉自考网 黄冈自考网 宜昌自考网 襄阳自考网 十堰自考网 湖北成人高考报名网 湖北自考报名网 湖北大学成教 湖北工业大学成教 湖北中医药大学成教 华中农业大学成教 武汉大学成教网 武汉科技大学成教 武汉理工大学成教 中南财经政法大学成教 上海成考网 上海自考网 中南财经政法大学自考 中南财经政法大学自考 华中师范大学自考招生网 武汉大学自考招生网 武汉大学自考专升本 武汉理工大学自考 湖北大学自考 华中农业大学自考 湖北中医药大学自考 湖北工业大学自考 华中师范大学自考招生网 湖北中医药大学成教 湖北中医药大学成教 武汉理工大学成教 武汉科技大学成教 武汉大学成教 湖北工业大学成教 湖北大学成教 华中农业大学成教 中南财经政法大学成教 华中师范大学成教 湖北中医药大学自考 武汉理工大学自考 武汉大学自考 湖北工业大学自考 湖北大学自考 华中农业大学自考 中南财经政法大学自考 华中师范大学自考
快捷答题卡

昵称:

答案:

(按Ctrl+Enter可快速提交)